sales@plutosemitech.com | WhatsApp:  +86-17701852595
ДомНовости Промышленные новости Как изготавливается кремниевая пластина?

Как изготавливается кремниевая пластина?

2025-12-08

Как производитель кремниевых пластин, мы часто задаемся вопросом об увлекательном процессе, который превращает необработанный песок в сверхчистые, зеркальные диски, лежащие в основе всей современной электроники. Ниже приведен подробный обзор того, как мы создаем основу полупроводниковой промышленности.

этап 1: от песка до кремния полупроводникового качества

1.1 очистка кремния

путешествие начинается с обычного кварцевый песок (sio₂) добывается в избранных местах по всему миру с помощью многоэтапного процесса очистки:

  • карботермическое восстановление: sand is mixed with carbon and heated to 2000°c in arc furnaces, producing 98% pure metallurgical-grade silicon (mgs)

  • гидрохлорирование: mgs реагирует с хлористым водородом с образованием трихлорсилана (hsicl₃)

  • дистилляция: несколько дистилляционных колонн удаляют примеси, такие как бор и фосфор

  • процесс Сименс: high-purity trichlorosilane is decomposed at 1100°c onto ultra-pure silicon rods, creating electronic-grade silicon (egs) with 99.9999999% purity ("9n")

1.2 рост слитка

Монокристаллические слитки кремния создаются двумя основными методами:

метод Чохральского (ЧШ) (80% пластин)

  • яйца плавятся в кварцевых тиглях при температуре 1420°С

  • затравочный кристалл погружают в расплав и медленно вытягивают (1-100 мм/мин) при вращении

  • точный контроль температурных градиентов позволяет получать идеальные монокристаллы

  • Легирование происходит путем добавления точного количества бора (p-тип) или фосфора (n-тип)

метод плавающей зоны (fz) (для пластин с высоким сопротивлением)

  • поликристаллический стержень подвергается зонной очистке с использованием высокочастотного нагрева

  • производит кристаллы с более низким содержанием кислорода, чем cz

этап 2: обработка слитка

2.1 стандартизация диаметра

Слитки шлифуются до точных диаметров:

  • 150 мм (6 дюймов), 200 мм (8 дюймов), 300 мм (12 дюймов) — в разработке 450 мм

  • наши лазерные измерительные системы поддерживают допуск ±0,1 мм

2.2 ориентационные плоскости/выемки

  • primary flat indicates crystal orientation (typically <110>)

  • вторичная плоская поверхность обозначает тип легирования

  • на пластинах диаметром 300 мм вырезы заменяют плоские поверхности для экономии пространства

2.3 испытание сопротивления

Измерения с помощью четырехточечного зонда проверяют:

  • p-тип: 1-100 Ом·см

  • n-тип: 0,001-100 Ом·см

этап 3: нарезка вафель

3.1 Технология канатной пилы

  • Алмазные проволоки (диаметром 0,1 мм) в суспензии режут более 300 пластин одновременно

  • скорость резки до 2 мм/мин с <25µm thickness variation

  • kerf loss reduced to 150µm through advanced wire guides

3.2 edge grinding

  • precision grinding creates rounded edges to:

    • prevent chipping

    • reduce stress concentrations

    • improve photoresist coating uniformity

stage 4: surface preparation

4.1 lapping & etching

  • double-side lapping achieves <1µm flatness

  • acidic (hno₃/hf) or alkaline (koh) etching removes 20-50µm of damaged silicon

4.2 polishing

  • chemical-mechanical planarization (cmp) using:

    • colloidal silica slurry (ph 10-11)

    • polyurethane polishing pads

    • downforce of 3-7 psi

  • achieves surface roughness <0.2nm rms

4.3 cleaning

sc1/sc2 rca cleaning removes:

  • organic contaminants (h₂o₂/nh₄oh)

  • metallic impurities (h₂o₂/hcl)

  • particles down to <10/nm @ 45nm size

stage 5: metrology & packaging

5.1 quality control

  • thickness: laser gauges measure to ±0.25µm

  • flatness: capacitive sensors detect <0.3µm ttv

  • surface defects: dark-field scanners detect >0.12µm particles

  • crystal defects: x-ray topography identifies dislocations

5.2 packaging

  • class 1 cleanroom environment

  • vacuum-sealed cassettes with nitrogen purge

  • shipping containers with <1 ppm oxygen

technical specifications comparison

parameter150mm wafer200mm wafer300mm wafer
thickness675µm725µm775µm
weight27g53g128g
die/wafer*2004501,300
bow/warp<50µm<60µm<70µm

(*for typical 10mm² die)

future innovations

our r&d focuses on:

  • 450mm wafer transition (40% more die/wafer)

  • epitaxial growth with <0.5% thickness variation

  • soi wafers with 25nm buried oxide layers

  • patterned wafers with embedded nanostructures

silicon wafers remain the most precisely engineered materials in human history - with over 200 controlled parameters in their manufacture. as we push toward atomic-level perfection, these crystalline foundations will continue enabling smaller, faster, and more efficient electronics for decades to come.


Дом

Продукты

Телефон

О

Расследование